

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，

其申請資料如下：

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 04 月 23 日
Application Date

申請案號：092109531
Application No.

申請人：日月光半導體製造股份有限公司
Applicant(s)

局長
Director General



發文日期：西元 2004 年 3 月 23 日
Issue Date

發文字號：09320275810
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中文	覆晶封裝體
	英文	FLIP CHIP PACKAGE
二、 發明人 (共1人)	姓名 (中文)	1. 王頌斐
	姓名 (英文)	1. Wang, Sung-Fei
	國籍 (中英文)	1. 中華民國 TW
	住居所 (中文)	1. 高雄市楠梓區加昌路729巷90弄21號
	住居所 (英文)	1. No. 21, Alley 90, Lane 729, Jiachang Rd., Nantz Chiu, Kaohsiung, Taiwan 811, R.O.C.
三、 申請人 (共1人)	名稱或姓名 (中文)	1. 日月光半導體製造股份有限公司
	名稱或姓名 (英文)	1. Advanced Semiconductor Engineering, Inc.
	國籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中文)	1. 811高雄市楠梓加工區經三路26號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英文)	1. 26 Chin 3rd Rd., Nantze Export Processing Zone Kaoshiung, Taiwan, R.O.C.
	代表人 (中文)	1. 張虔生
	代表人 (英文)	1. Chang, Jason



四、中文發明摘要 (發明名稱：覆晶封裝體)

一種覆晶封裝體，至少包含一載板、一晶片、複數個導電凸塊與至少一強化凸塊。其中，該晶片具有一主動表面，且該主動表面具有一中央區域及一環繞於該中央區域外圍之週邊區域。複數個導電凸塊設置於晶片上之週邊區域以電性連接載板與晶片。此外，該強化凸塊係設置於晶片之中央區域，用以提高晶片與載板間之接合強度。

五、(一)、本案代表圖為：圖2

(二)、本案代表圖之元件代表符號簡單說明：

- 210 載板
- 212 載板上表面
- 220 晶片
- 222 晶片主動表面
- 230 導電凸塊
- 240 強化凸塊

六、英文發明摘要 (發明名稱：FLIP CHIP PACKAGE)

A flip chip package at least comprises a carrier, a chip, a plurality of conductive bumps and at least a reinforced bump. The chip has an active surface having a central region and a peripheral region surrounding the central region. The conductive bumps are disposed on the peripheral region of the chip to electrically connect to the carrier. In addition, the reinforced bump is disposed on the



四、中文發明摘要 (發明名稱：覆晶封裝體)

250 底 膠

六、英文發明摘要 (發明名稱：FLIP CHIP PACKAGE)

central region of the chip. In such manner, it can increase the joint strength between the die and the carrier.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得, 不須寄存。



五、發明說明 (1)

(一)、【發明所屬之技術領域】



本發明係有關於一種覆晶封裝體，特別是關於一種在載板與晶片間具有強化凸塊以提升晶片與載板間接合強度之覆晶封裝體。

(二)、【先前技術】

隨著微小化以及高運作速度需求的增加，覆晶封裝體在許多電子裝置越來越吸引人。由於覆晶封裝體係藉由晶片與載板間之導電凸塊作為訊號傳輸之媒介，故可縮短訊號傳遞之時間以減少訊號遲延之問題，所以能提升系統之運作速度。故目前以逐漸用來取代打線接合形式之封裝體。

承上所述，雖然覆晶封裝體擁有上述之優點，然而用以接合晶片與載板之凸塊(如金凸塊或錫鉛凸塊)，常由於載板與晶片間熱膨脹係數不匹配(CTE mismatch)之問題，使得接合凸塊之破壞、載板之翹曲或晶片之破裂而影響整體封裝體之效能。故半導體業界開發出一種於晶片與載板間填充底膠(underfill)之覆晶封裝體，用以解決上述問題。然而當晶片因其他需求及設計之考量，不能將其尺寸控制於一定範圍內時，尤其是大尺寸晶片(如 $715\text{mm} \times 715\text{mm}$)之設計且晶片上之內側凸塊110間距D愈大時(如圖1所示)，因熱膨脹係數不匹配之問題更加嚴重，而使得載板120中央與晶片130中央分別受較高應力之作用而破壞。

有鑑於此，為避免前述覆晶封裝體之缺點，以提升覆



五、發明說明 (2)

晶封裝體中之晶片效能，實為一重要的課題。

(三)、【發明內容】

有鑑於上述課題，本發明之目的係提供一種覆晶封裝體，能提晶片與載板間之接合強度，以避免連接載板與晶片之導電凸塊之破壞。

緣是，為了達成上述目的，本發明係提供一種覆晶封裝體，至少包含一載板、一晶片、複數個導電凸塊與複數個強化凸塊。該晶片具有一主動表面，且該主動表面具有一中央區域及一環繞於該中央區域外圍之週邊區域。複數個導電凸塊設置於晶片上之週邊區域以電性連接載板與晶片。此外，至少一強化凸塊設置於晶片之中央區域，用以提高晶片與載板間之接合強度。

綜上所述，本發明之覆晶封裝體主要係利用設置於晶片中央區域之強化凸塊，用以提高晶片與載板間之接合強度，而能進一步避免用以連接載板與晶片間導電凸塊之破壞及降低晶片與載板因上述問題而破裂之機率。

(四)、【實施方式】

以下將參照相關圖式，說明依本發明較佳實施例之覆晶封裝體。

圖2至圖4係顯示本發明較佳實施例之覆晶封裝體。本發明之覆晶封裝體至少包含一載板210、一晶片220、複數個導電凸塊230與複數個強化凸塊240。該晶片220具有一主



五、發明說明 (3)

動表面222，且該主動表面222至少具有一中央區域222a(可為一矩形區域)及一環繞於該中央區域222a外圍之週邊區域222b(環形區域)。同樣地，載板210上表面212亦具有一相對於晶片220中央區域222a與週邊區域222b之載板210中央區域212a及載板週邊區域212b。如此，當設置於晶片220上之週邊區域222b之複數個導電凸塊230翻覆之與載板210上表面212接合時，載板週邊區域212b與晶片週邊區域222b係藉該複數個導電凸塊230相連接且電性導通。此外，強化凸塊240係設置於晶片220之中央區域222a用以與載板210之中央區域212a相連接，如此可提高晶片220與載板210間之接合強度。

承上所述，一般大尺寸之晶片設計，由於晶片鐳墊大多佈設於週邊區域，故強化凸塊240可集中設置於晶片220中央區域222a。當晶片尺寸愈大時，未設置導電凸塊之晶片中央區域222a也隨之增大。然而一般因晶片220與載板210間因熱膨脹係數之差異所造成晶片220破裂及晶片220與載板210間脫落之(delamination)問題，大多是位於較接近載板210或晶片220中心附近之區域，故晶片220之中央區域222a與週邊222b區域間之中介區域222c或是載板210之中央區域212a與週邊區域212b間之中介區域212c，反而影響不大。也因此於晶片中介區域222c設置強化凸塊240對提高整體封裝體之接合強度效益不大。所以當中介區域222c(為一環形區域)之寬度S係約大於強化凸塊240或導電凸塊230寬度S之兩倍時，該區域一般不另行配置強化凸塊240。若導

五、發明說明 (4)

電凸塊230或強化凸塊240為一球體，則中介區域(為一環形區域)之寬度S係約大於強化凸塊240或導電凸塊230直徑之兩倍。同樣地，亦可與晶片與載板間填充一底膠250，以進一步改善上述晶片之破裂及晶片與載板間脫落之問題。

由上可知，由於晶片(或載板)之中央區域可為一矩形區域，故強化凸塊可為一陣列式配置。此外，因強化凸塊係直接與載板與晶片接合，故可用以作為導熱凸塊，提升覆晶封裝體之散熱能力。再者，強化凸塊可設計作為導通晶片與載板之接地端以提升覆晶封裝體之接地效應。

於本實施例之詳細說明中所提出之具體的實施例僅為了易於說明本發明之技術內容，而並非將本發明狹義地限制於該實施例，因此，在不超出本發明之精神及以下申請專利範圍之情況，可作種種變化實施。



圖式簡單說明

(五)、【圖式簡單說明】

圖1為一示意圖，顯示習知一種覆晶封裝體的剖面示意圖。


圖2為一示意圖，顯示本發明較佳實施例之覆晶封裝體之剖面示意圖。

圖3為一示意圖，顯示圖2覆晶封裝體中晶片之主動表面之平面示意圖。

圖4為一示意圖，顯示圖2覆晶封裝體中載板之上表面之平面示意圖。

元件符號說明：

110	內側凸塊
120	載板
130	晶片
210	載板
212	載板上表面
212a	載板中央區域
212b	載板週邊區域
212c	載板中介區域
220	晶片
222	晶片主動表面
222a	晶片中央區域
222b	晶片週邊區域
222c	晶片中介區域



圖式簡單說明

230 導電凸塊

240 強化凸塊

250 底膠



六、申請專利範圍

1. 一種覆晶封裝體，包含：
一載板，具有一上表面及一下表面；
一晶片，具有一主動表面，該主動表面具有一中央區域及一週邊區域，該週邊區域係環繞於該中央區域之外圍；
複數個導電凸塊，該導電凸塊係設置於該晶片主動表面上之週邊區域，且電性連接該載板與該晶片；以及
至少一強化凸塊，該強化凸塊係設置於該晶片主動面表之中央區域，且連接該載板與該晶片。
2. 如申請專利範圍第1項所述之覆晶封裝體，其中更包含一中介區域，該中介區域係介於中央區域與週邊區域之間，且該中介區域係環繞於該中央區域之外圍並具有一寬度，該寬度係為中央區域內最外側之強化凸塊與週邊區域內最內側之導電凸塊之距離。
3. 如申請專利範圍第1項所述之覆晶封裝體，其中該中央區域係為一矩形。
4. 如申請專利範圍第1項所述之覆晶封裝體，其中該週邊區域係為一環形。
5. 如申請專利範圍第2項所述之覆晶封裝體，其中該中介區域係為一環形。

六、申請專利範圍

6. 如申請專利範圍第2項所述之覆晶封裝體，其中該距離至少係大於導電凸塊兩倍寬度。
7. 如申請專利範圍第2項所述之覆晶封裝體，其中該距離至少係大於強化凸塊之兩倍寬度。
8. 如申請專利範圍第2項所述之覆晶封裝體，其中該導電凸塊及強化凸塊係為一球體，該距離至少係大於導電凸塊兩倍直徑。
9. 如申請專利範圍第2項所述之覆晶封裝體，其中該導電凸塊及強化凸塊係為一球體，該距離至少係大於強化凸塊之兩倍直徑。
10. 如申請專利範圍第1項所述之覆晶封裝體，其中該強化凸塊係連接該晶片及該載板之接地端。
11. 如申請專利範圍第1項所述之覆晶封裝體，其中更包含一底膠，該底膠係至少包覆該導電凸塊。
12. 如申請專利範圍第1項所述之覆晶封裝體，其中更包含一底膠，該底膠係包覆該導電凸塊及該強化凸塊。
13. 如申請專利範圍第1項所述之覆晶封裝體，其中更包含




六、申請專利範圍


一 鐳球，該鐳球係設置於該載板之下表面。




第 1/13 頁



第 2/13 頁




第 2/13 頁



第 3/13 頁




第 4/13 頁



第 5/13 頁




第 5/13 頁



第 6/13 頁



第 6/13 頁



第 7/13 頁



第 7/13 頁



第 8/13 頁



第 8/13 頁




第 9/13 頁




第 10/13 頁



第 11/13 頁



第 12/13 頁



第 13/13 頁



圖式




圖1




圖2

圖式




圖3




圖4

裝

訂

線